PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-359256

(43) Date of publication of application: 13.12.2002

(51)Int.CI.

H01L 21/338 H01L 29/778 H01L 29/812

(21)Application number: 2001-164908

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.05.2001

(72)Inventor: YOSHIKAWA SHUNEI


(54) FIELD EFFECT COMPOUND SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance on-breakdown voltage of a GaN compound semiconductor device, and to improve the I-V characteristics.

SOLUTION: A field effect compound semiconductor device comprises a GaN protective layer 4, made of an AlyGa1-yN $(0 \le y \le 1)$ and y < x) which is of the same conductivity type as that of a running carrier and provided on an upper part of a carrier supply layer 3 made of an AlxGa1-xN (0<x≤1), and a gate electrode 6 and source/drain electrode 7 formed on the layer 4, in such a manner that electrodes are covered with an SiN film 5.

不信用の原理的構成の説明図



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19) 6本回物部計(JP)

(12) 公開特許公報(A)

(11) 特許出銀公開發号

特開2002-359256

(P2002-359256A)

(43)公别日 平成14年12月13日(2002.12.13)

(51) Int.CL7

HOIL 21/338

29/778

FI HOIL 29/80 テーマン・デ(参考)

H 5F102

29/812

(四 6 全) 1○ 8 婚の収収値 牝幅京 牝竜査雷

(21)出始母号

物類2001-164908(P2001-164908)

(22)出國日

平成13年6月31日(2001.5.31)

缺知配号

(71)出題人 000005223

方金元來最上官

神奈川岛州首市中原区上小田中4丁目1卷

1号

(72) 是明者 吉川 @英

神奈川県川崎市中原区上小田中4丁自1巻

1号 冒土通知式企业内

(74)代理人 100105337

弁理士 英級 部 (外3名)

F ターム(参考) 5F102 FA01 G301 GC01 GD01 G110

GL04 GI04 GI08 GI04 GI08

GREE 0704 GRID GROS 2001

HCIO HC15


54) [発明の名称] 電界効果型化合物や再体設置

(57)【礎約】

【課題】 電郭効果型化合物半導体装置に関し、GaN 系化合物半導体象表のオン耐圧を高めるとともに、!-V特性を改書する。

【解決手段】 AI、Ga..., N(0 < x ≤ 1) からな るキャリア供給見3の上部に走行キャリアと問題盤のA !. Ga... N (O≤y≤1、巨つ. y<x) からなる GaN系保証号4を避け、開記GaN系保証尼4上にゲ ート電機6及びソース・ドレイン電便でを形成するとと もに、前記各電短間をSiN膜5で被覆する。

本発明の原理的構成の説明図



(2)

(特許請求の毎毎)

【記求項1】 A!. Ga... N (D<x≤1) をキャ リア供給思とし、GaNをキャリア走行周とした電炉効 是型化合物学導体接近において、前記キャリア供給層の 上部に走行キャリアと同源電の第一調電型のAl. Ga 、。。 N(O≤y≤1、且つ、y<x)がらなるGaN系 保護層を設け、辨記GaN系保護理上にゲート電極及び ソース・ドレイン電性を形成するとともに、前記各為標 間をS、N膜で接張したことを特徴とする電界効果型化 台物丰福体坚置.

【諱求珥2】 上記キャリア供給煙、キャリア走行層、 或いは、GaN系保護圏の少なくとも一つに、Inを添 加したことを特徴とする諸求項】記載の電界効果型化台 物半运体坚健。

【語水項3】 上記CaN系保護圏のドービング減度 が、上記キャリア供給層との界面に発生するピエゾ路間 の20~80%のシート遺産であることを存欲とする請 水項1または2に記載の電界効果型化合物半導体級長。

【語水項4】 上記GaN系保護層が、走行キャリアと 記載行キャリアと同様電型の層が上記キャリア供給層に 様するとともに、前記アンドーブ層がSIN膜に接する ことを特徴とする請求項1万至3のいずれか1項に記録 の電界効果型化合物半導体終置。

【語水項5】 上記CaN系保護層とA!、Ca.., N (i) < x ≤ 1) からなるキャリア供給層との間に A 1。 Ga... N(z>x)を挿入したことを存欲とする請求 項1万支3のいずれか1項に記載の電界効果型化合物半 退休装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電界効果型化合物学 趣体袋盥に関するものであり、特に、キャリア正行層と してナイトライド及III-V族化合物半導体を用いたHE MT(高電子移動度トランジスタ)タイプの化合物半導 体装置における特性安定化のための保護膜構造化特徴の ある電界効果型化台物半導体製量に関するものである。 [00002]

【従来の技術】近年、サファイア、SiC、GaN、も しくは、S: 季を基板に使用して、AIGaN/GaN を結晶被長しGaNを電子走行歴とする電子デバイスの 関発が活発である。

【0003】この根なペテデバイスの電子走行器として 月いられるGaNは、電子移動度がGaAsに比べて小 さいものの、パンドギャップが3.4eVとGaAsの 1. 4eVに比べて大きいため、GaAS系電子デバイ スでは不可能な高耐圧での動作が傾待されている。

(0)004) 例えば、現在独帯電話の基地局用アンプで は500の高電圧動作が求められており、高前圧性能が 必須となっているが、現状のGaAs系電子デバイスで、50。

は127での転送が阪岸であるため、507の電圧を降 下して使用しているのが現状であり、そのために効率が 低下したり、或いは、歪みが発生するという問題があ

【0005】ととで、図了を参照して、健康のGaN系 HEMTを説明する。

図? (a) 交昭

まず、C面を主面とするサファイア芸製41上に、通常 のMOCVD法(有键全层気相成長法)を見いて、原さ が3μmの・型GaN電子走行圏48.厚さが3μmの i) 型A!。」、Ga。」、N磨43、輝さが25ヵmで、S ェドーピング遺質が2×10¹⁰cm*'のn型Al....G a。」、N電子供給風44.及び、遅さが5m回の主型A 1。2.Ga..., N保護層45を順次矩億させる.

【りりり6】次いで、全面に、CVD法を狙いて厚さが 20 nmのSiN膜46を転請したのち、ゲート形成類 域に開口部を設けてNI/Auからなるゲート管理47 を形成するとともに、ソース・ドレインコンダクト領域 に開口部を説けてTi/Auからなるソース電便48及 同導電型の層とアンドープ層との二層構造からなり、前 20 びドレイン電源49を形成することによって、GaN系 HEMTの基本構造が完成する。

【0007】 図7 (D) 奏照

図?(a)は、上述のGaN系のパンドダイヤグラムで あり、GaNやA!GaN等のGaN系学等体において はc軸方向に分配しており、!型GaN電子を行番42 /i 盤A!。。ェィGa。,。ィN磨43の界面の i 型A l。,,。 Ca.,,NE43側に格子不整合に起因するピエン効果 によって、例えば、1×10°cmでの正の分価質耐が 現れるため、i型GaN電子を行題42の!型GaN電 30 子走行屋42/i型A!...G&...N屋43の界面の 近傍に約1×10mcmでの電子が誘起され、二次元電 イガス磨50を得収する。

【0008】この根な、型GaN電子並行原42におけ る二次元電子ガス屋50の電子移動反は1000~15 0.0 程度であるが、二次元電子ガスの速度が約1×1.0 *! c m *! と G a A s 系の二次元属子ガスの濃度に比べて 1.紹以上大きいので、GaAS基則EMTと同程度の電 **遠頭的特性を得ることができるとともに、共和帝昭が広** いので富耐圧特性が得られる。因に、現在、電流オフ時 の耐圧として200℃を超える値が報告されている。

【0009】また、1型Ale.n.Ca...,N保護暦45 を設けることによって、ゲート等権へのトンネル電流を 低減し、少しでも耐圧を向上させることができる。

[0010]

【発明が解決しようとする課題】しかし、従来のGaN 及HEMTにおいては、竜流オンの時の耐圧が2りVで こそこであり、高雪圧動作ができないという課題が浮上 しているが、これはGaN系デバイスの基本的特性から 見て、従来のGaAs茶のFETとは異なり、イオン化 答案ではなく表面の問題で起きていると考えられる。

【00】】】如ち、GaN系半導体は採利帯域が広いの で、イオン化衝突によるオン時のブレークダウンが今貨 的に高空しにくいものであり、且つ、実際に測定した十 - ソ特性の混る書いからみてもイオン化筒突ではないと 考えられる。

【りり】2】また、この磁なGaN系HEMTにおいて は、高ゲート電圧動作下において1-V特性に大きなヒ ステリシスが見られ、高周波領域における相互コンダク タンスg。が低下し電流駆動ができなくなるという誤題 があるので、この様子を図8を参照して説明する。

(0013) 図8 (a)参照

図8(a)は、上述の格益のGaN系HEMTにおい て、ゲート幅で、をで。ニュリュのにするとともにSi N膜を除去した場合の1-V特性図であり、高ゲート電 圧動作下にないて「-V特性に大きなヒステリンスが見 **うれる。**

【0014】図8(b)奏經

図8 (b) は、図7 (a) に示したGaN系HEMTに めいて、ゲート帽V。をV。=40μ点にした場合のI ーV特性的であり、高ゲート常圧動作下において I ーV 20 特性に大きなヒステリシスが見るれ、ヒステリシスに関 してはSiN膜を設けても格別の改器は得られないこと が拒解される。

【DD15】これは、!型A!...Ga。..,N保護原4 5の表面側に現れる首のピエゾ電荷が] - V 特性に影響 を与えるためと考えられ、SIN膜を設けることによっ て、後のピエゾ電荷が表面側から内部に追いやられるこ とによって多少特性は改善されるが、依然として問題に なる。なな、表面保護膜として、SiN庭の代わりにS 10、膜を改けても卒情は同じである。

【① 0 1 8】したがって、本発明は、Ga N系化合物学 導体装置のオン耐圧を高めるとともに、! - V特性を改 暮することを目的とする。

(00171

【課題を配決するための手段】図1は本発明の原理的機 成の説明図であり、この図1を参照して本発明における 課題を解決するための手段を説明する、

図1多照

上述の目的を追成するために、玄発明においては、A! 、 G a ... N (0 < x ≤ 1) をキャリア供給煙3とし、 GaNをキャリア走行歴ととした電界効果型化合物半準 体装置において、キャリア供給層3の上部に元行キャリ アと同様端のAl、Ga... N(Ú≦y≦l、且つ、y <x)からなるGaN系保護圏4を設け、顔起GaN系 保護展4上にゲート電摄6及びソース・ドレイン電極7 を形成するとともに、前記昌電極間をSiN膜Sで液硬 したことを特徴とする。

【0018】この根に、キャリア供給量3上にGaN系・ 保護層性を配置することによって、ピエゾ電荷によって バンドを持ち上げてトンネル電流を低減しショットキー 95 のいずれか1つを用いれば良い。

特性を向上することができ、貝つ、GaN系保護層4を : 元行キャリアと同様電にすることによって、ピエゾ電前 によって持ち上げられすぎた界面ボテンシャルを持ち下 げて導通性能を改善するともに、界面近傍に謎起される ホールを相殺してスクリーニングすることができ、さら に、A!に起因する民間トラップの影響を排除すること ができ、それによって、安定な!-ソ特性を得ることが できる。なお、この場合のスクリーニングの定義とはG a N系保護圏4を使わない場合のA L Ga N / Ga N -FET性造の場合の最大電流を皮を100とした場合 に、GaN系保護陸4を使用しても80以上の最大経済 20度を出せるようにする意味である。

【0013】特に、S:N鰻5を設けることによって、 界面近傍に封起されるホールをさらに内部に追いやるこ とができ、それによって、ヒステリシス特性が発生する ことを防止することができるとともに、ピエブ電荷によ って持ち上げられた界面ポテンシャルを持ち下げること ができ、それによって、フェルミ道位を相対的に挙げる ので、電流密度を大きくすることができる。また、Ga N系保護圏4を走行キャリアと問導電型とすることによ って、ソース・ドレイン電弧でのオーミック性を高める ことができる、

【0020】なお、この場合のGaN系保護圏4は、A !. Ga... N (0≤y≤1、豆つ. y<x) である が、より好通には、y≦り、1が窒ましい。また、この 場合の基板!としては、サファイア多板、GaN等板、 或いは、SIC芸板のいずれでも良い。

【0021】この場合、キャリア供給層3、キャリア走 行悟と、或いは、GaN系保護暦4の少なくとも一つ に、「ロを認知しても良いものであり、「ロの認知によ って禁制帯略が小さくなるがキャリアの移動度が高ま

【0022】また、CaN系保護層4の層厚は、10n 11以下にすることが望ましく、それによってGa N系保 設層4を流れるリーク電流の発生やショットキー質長の 耐圧を含めることができる。

【10023】また、GaN系保護層4のドーピング線度 が、1×10¹¹で面¹¹以上であることが望ましく。それ によって、界面近傍に謎起されるホールを相殺してスク リーニングすることができる。

【りり24】この場合、シート濃度としてスクリーニン するためには、キャリア供給磨3との界面に発生するビ エソ電信の20~80%のシート濃度であれば良く、シ ート遺産が低すざればスクリーニング効果が得られず、 一方。シート遺形が高すぎると、逆方向耐圧BV。の低 下して、所夠の高耐圧特性が得られなくなる。

【0025】 この極なシート速度を得るためには、キャ リア供給用3との界面例と、連貫製決定不過動を展子圏 ドービングすれば良く、A型の場合にはSi,S.Se

(1)126]また、GaN系線製圏4を定行キャリアと 同海雷型の層とアンドープ層との二層構造で構成しても 良く、それによって、最表面をアンドープ層にすること ができるので、1-V行性をより安定化することができ

(0027)また、GaN系保証厚4とAl. Ga... N()くx51)からなるキャリア供給回3との間にA ! Ga. N (2>x) を挿入しても良く、A I , C a... N(z>x)をエッテングストッパ磨とすること によって、加工特性が高まる。

[0028]

(発明の表館の形態)ことで、図2及び図3を参照し て、本発明の軍1の実施の形態のGaN孫HEMTを譲 関する。

図2 (a) 衣照

まず、C面を主面とするサファイア基板11上に、通常 のMOCVD法を用いて、厚さが、例えば、3μmのi 型GAN等子走行圏12、居さが、倒えば、2ngのi 型A 1。1, Ga. 1, N層 13、厚さが、例えば、25 n mで、Sェドービング濃度が、例えば、2×10°° cm 29 - ' の g 型 A !。, r : G a 。, r : N 電子供給磨 1 4 、及び、原 さが10mm以下、例えば、5mmで、Sェドーピング 滅魔が、例えば、2×10mcmでのn型GaN保護層 16を胸次堆積させる。

【0029】次いで、全面に、CVD差を用いて厚さが 20 nmのSiN膜16を維行したのち、ゲート形成類 域に開口部を設けてNi/Auからなるゲート電極17 を形成するとともに、ソース・ドレインコンタクト領域 に開口部を設けて「! /Auからなるソース電弧18及 HEMTの基本物造が完成する。なお、この場合、n型 GaN保護層15の順度が10ヵmを超えるとリーク電 逸が発生し、ショットキー電極であるゲート電低17に 耐圧がなくなる。また、図においては、単体のHEMT として説明しているが、最優化する場合には、イオン注 入或いはメザエッチングによって景子分散を行えば良 6.

【0030】図2(1) 多幅

図2 (b) は、上述のGaN及HEMTのバンドダイヤ グラムであり、GaNやAIGaN等のGaN系半導体 46 においてはc軸方向に分配しており、i型GaN電子を 行器 [2 / 1型A lang Gaen, N層 [3 の界面の 1型 A 1。... Ca.... N層13側に格子不整合に起因するビ エゾ効果によって、例えば、1×1011cm1の正の分 揺奪荷が狙れるため、!型G s N為千定行層!2の:型 Al.,, Ga.,, N層 13との昇面の近傍に約1×10 **cm**の電子が誘起され、二次元電子ガス層20を推 成する。

【0031】図3 (a) 多縣

図3 (a) は、ゲート幅W。をW。=40 umにした境 50 80%を領債するようにn型CaN保資歴 15のドービ

台のI-V特性図であり、征承のGaN系HEMTにお けるi型Al..., Ga... N保疫煙をn型GaN保疫煙 に置き換えた結果、良好な物性が得られたことが確認さ

【0032】これは、図2(6)に示すように、保護圏 としてn型CaN層を用いた結果、

のn 型層の電子により、n型G a N保資度 15とn型A !....Ca.., N質子供給費14との界面に試起される ホール21をスクリーニングして、このホール21がデ 15 バイス特性に影響を与えないようにしたため、

のソース登場18及びドレイン団棒19のオーミック性 が内上するため、

③表面がGa N層になるので、A!に起図する表面トラ ップの影響が解消されるため、

の武石がGaN層になるので、AIGaNに比べてエッ チング耐性が高まるので、加工ダメージが表面に導入さ れにくくなるため、

と考えられる。

【0033】また、n型A1...Ga.,,N電子供給煙 14の伝導帯のバンド途が持ち上がることによって、フ ェルミ連位が相対的に下がることになり、それによって 二次元電子ガスの協度が低下して運輸が低下するが、そ の代わり、相互コンダクタンスで、の高温波領域におけ る低下を防止するという効果も得られる。

【0034】図3(b)参照

図3(b)は、本発明の第1の実施の形態において、S : N版16を設けない場合の! - V特性図を参考として 示したものであり、V。。を4段階に分けて印加した場合 の特性曲線を合わせて表示している。図から明らかなよ びドレイン電板19を形成することによって、GaN孫(3) うに、本来意なるはずの間じゲート電圧における特性曲 緩が、ゲート発圧が大きくなるほどずれており、安定し た【-V特性が得られていないことが理解される。

【0035】函4 (a) 参照

図4(a)は、本発明の第1の実施の影響におけるn型 GaN保証目15のドーピング機度を10º7cmでに高 めた場合の逆方向所臣BV。の行性因であり、道方向所 圧BV。。が1V以下に低下していることが確認された。 なお、この場合は、ゲートードレイン間のショットキー バリアダイオード特性として見ている。

【0036】図4(b)毎瞬

図4(り)は、真型GAN保護屋のドーピング遺貨を1 OMicmでにした場合のバンドダイヤグラムであり、5 ×10)*cm*'の場合に比べて、n型GaN保護県15 とn型AlexaGa。ハN電子供給用し4との界面水デ ンシャルが持ち下げられ、ショットキー特性が低下した ためと考えられる。

【① 037】したがって、高耐圧を得るためには、ビエ ジ電界に起因して昇面に発生するホールを完全にスクリ ーニングしただけではだめであり、ビエン電荷の20~。

ング豊を設定する必要があり、それによって、50Vの 順方向耐圧と2007の進方向耐圧を実現することがで **#3.**

【9938】次は、図5を参照して、本発明の第2の英 施の形態のGaN系具EMTを説明する。

図5多照

図5は、本発明の第2の実施の彩密のGaN系HEMT の概略的的面面であり、n型GaN保護圏15の上に厚 さが、例えば、5nmのi型GaN保護圏3!を設けた 以外は、上記の第1の技能の影響と全く同様である。 【1)039】との様に、本無明の第2の実施の形態にお いては、デバイスの動作特性に影響を与える導電領域を 最表面から遠ざけているので、表面状態に起因する無影 響をより低減することができ、それによって、耐圧をよ

【0040】次に、図6を毎瞬して、本発明の単3の実 旅の形態のGaN系HEMTを説明する。

図8条属

り高めることが可能になる。

図6は、玄発明の第3の実施の形態のGaN系HEMT の概略的飫面図であり、まず、C面を主面とするサファ イフ菩板!!上に、通常のMOCVD法を用いて、厚さ が、例えば、3 μmの i型GaN電子走行層 12、厚さ が、何えば、2 n inの : 聖A l a ... G A a . . , N景 1 3 、 厚さが、例えば、25 nmで、S・ドーピング設度が、 例えば、2×101°cm*'のn型A1....Ga...,N電 子供結磨14、厚さが、何えは、2ヵmで、Siドービ ング這度が、例えば、1×10¹¹cm¹/のn型A 1N層 32、及び、厚さが10mm以下、例えば、5mmで、 Siドーピング遺産が、例えば、2×107cmでのn 型GaN保証書15を順次組織させる。

【0041】次いで、ゲート形成領域のn型CaN保護 題15を等方性エッチングしたのち、n型AIN層32 を運択的にエッチングして、ゲートリセス部を形成し、 次いで、全面に、CVD絵を用いて厚きが20nmのS ! N競 1 6 を組織したのち、ゲート形成類域に開口部を 設けてNi/Auからなるゲート電極し7を形成すると ともに、ソース・ドレインコンタクト領域に関口部を改 けてT:/Auからなるソース電極18及びドレイン電 福19を形成することによって、GaN派HEMTの基 トリセス部を形成する際の選択エッチング除主度として 教能する。

【りり42】この玄発明の第3の表結の形態において は、ゲートリセス構造を採用しているので、A型GaN 保護層15を介したリーク電視が発生することがなく、 それによって、耐圧をさらに高めることが可能になる。 【① 0.4.3】以上、本発明の各実施の形態を説明してき たが、玄発明は各突的の形態に記載された構成・条件に **拠られるものではなく、基柢の変更が可能である。例え** は、上記の美婦の形態においては、保護層として均一に 99 図1 参照

ドープしたn型GaN層を用いているが、Si、Se、 S等のn型不確物をプレーナードーブ(原子恩ドーピン グ) しても良いものであり、例えば、界面前後5 31mの シートドーピング浪度を3.5×1011cm1程度とす れば良い。

【①044】また、保護機はn型Ca N層に取られるも のではなく、AI組収比yがy至り、1であるならば、 n型A!、Cac、N層を用いても良いものである。 【りり45】また、上記の年3の表施の形態において は、エッチングストッパ層としてAIN層を用いている が、AIN圏に限られるものではなく、電子供給層とな るAl, Ga., N層よりAl組収比zが大きな。こと xのA1、Ga... N層を用いても良いものである。 【0048】また、上記の各定権の形態においては、電 子供給煙をAl。」、Ga。、、N層で構成しているが、こ の場合のA!組成比とはx=0.25に限られるもので はなく、x=0、10~0、40の前囲を用いることが 箜ましい。

【10047】また、上記の各実施の形態においては、電 子供給屋をn型AIGaN层で模成しているが、必ずし もドーピング屋である必要はなく、GaN系HEMでに おいては給品保险に起因する分極によって発生するビエ ゾ電筒によって二次元電子ガスを誘起しているのでアン ドープ層を用いても良いものである。

【0048】また、上記の各実施の形態においては、電 子走行層をGaN層で、電子供給層をA!GaN層で、 保護層をGaN層で推成しているが、この板な単成に現 られるものではなく、電子走行圏、電子供給層、威い! は、保護歴の少なくとも一層に!nを抑加しても良いも 30 のである。

【りり49】何えは、電子走行層に【りを添加して【り GaNにした場合には、質子の移動度が高くなり、ま た。保護圏に「血を添加して!血GaNにした場合に は、禁制帯幅は小さくなるので、保護層/電子供給層の 界面ボテンシャルをGaN层の場合に比べて持ち下げる ことができる。

【りり50】また、上記の各京館の形態においては、基 板としてサファイアを用いているが、サファイアに眠ら れるものではなく、S・C芸板或いはGaN菜板を用い |本構造が完成する。この場合、 n 型 A 1 N 層 3 2 はゲー 45 でも良いものであり、特化、 S 2 C はサファイアに比べ て熱圧管性に優れるので、高電圧動作を伴う携帯電話の 基地局用アンブル適するものである。

> 【0051】また、上記のる表触の形態においては、n チャネル型HEMTとして説明しているが、pチャネル 型HEMTにも適用されることはいうまでもないことで あり、その場合には各層における準備型を反転させれば

> 【0052】ここで、再び、図】を参照して、本祭明の 詳細な構成の特徴点を説明する。

(付記1) A1、Ca... N(U<x≤1)をキャリ ア供給回3とし、GaNをキャリア定行回2とした電界 効果型化合物半導体変異において、キャリア供給展3の一 上部に走行キャリアと間導躍のA!, Ga., N(0)≤ y ≤ 1、且つ、y < x) からなるGaN系保護居4を設 け、前記CaN系保護歴4上にゲート発征も及びソース ・ドレイン電極でを形成するとともに、前記各電低機を SiN膜5で接覆したことを特徴とする電界効果型化合 物半型体多层。(1)

(付記2) 上記キャリア供給圏、キャリア定行層2、 或いは、GaN系保護屋4の少なくとも一つに、Inを 派別したことを特徴とする所記し記載の選擇効果型化台 物丰酒体坚置。(2)

(付記3) 上記GaN系保護圏4の程序が、10nm 以下であることを特徴とする付記!または2に記載の電 **乔**効果型化合物半运体坚置。

(付記4) 上記GaN系保護暦4のドーピング遺産 が、(×10°°cm⁻¹以上であることを特徴とする付記 1乃至3のいずれか1に記載の匈昇効果型化合物半導体

(付記5) 上記G a N系保護圏 4のドーピング速度 が、上記キャリア供給層3との界面に発生するピエゾ賞 荷の20~80%のシートは皮であることを特徴とする 付記1万至3のいずれか1に記載の電界効果型化合物半 海体築器。(3)

(付記6) 上記GaN系保護圏4の類階型がn型であ り、キャリア供給屋3との界面側に、Si、S、Seの いずれかりつからなる原子磨ドーピングを行ったことを 台次とする付記5記載の電界効果型化合物半導体級医。

(付記7) 上記CaN系保護圏4が、定行キャリアと 50 16 SiN験 同将名型の磨とアンドープ層との二層構造からなり、研 記走行キャリアと同導常型の圏が上記キャリア供給圏3 に接するとともに、前記アンドープ層がSIN頭5に接 することを特徴とする付記 1 乃至6のいずれか 1 に記蔵 の質界功果型化合物学導体禁止。(4)

(付記8) 上記CaN系保護圏4とA!, Ca.., N (OCXS1) からなるキャリア供給層3との間に、A !, Ga., N (ェ>x) を抽入したことを特徴とする 付記1万至7のいずれか1に記取の電界効果型化合物学 導体統置。(5)

(00531

(高明の効果) 本発明によれば、Al. Ga.、Nキャ リア供給圏上の設ける保護圏としてドープトA1. Ga ... N層(yくx)を用いるともに、表面をSiN膜で 寝っているので、i-V特性を安定にすることができる とともに、順方向耐圧及び適方向耐圧を高めることがで さ、それによって、高雪圧動作が可能になるので、推帯 電話システムの高級能化・高出力化化寄与するところが

大きい。 【図画の簡単な説明】

【図1】本発明の原理的様式の説明図である。

【図2】玄桑明の第1の実施の形態のGaN系HEMT の発展図である。

10

【図3】 本発明の第1の実施の形態のGaN系HEMT のL‐V符性図である。

【図4】本発明の第1の実施の形態のGaN系HEMT の迫方向耐圧BV。の説明図である。

【図5】本発明の第2の英組の形態のGaN系HEMT の概略的新面図である。

【図6】 本発明の第3の実施の形態のGaN系HEMT の概略的的面図である。

【図7】従来のGaN来HEMTの説明図である。

【図8】従来のGaN系HEMTのI-V特性図であ

【存号の説明】


- 1 登板
- 2 キャリア走行層
- 3 キャリア供給圏
 - 4 GaN系原護層
 - 5 SIN户
 - 8 ゲート電停
 - 7 ソース・ドレイン電弧
 - 11 サファイア基板
 - 12 MG a N電子定行學
 - 13 ·登Al.,,Ca.,,N图
 - 14 n型Al....Ga....N電子供給屋
 - 15 n型GaN保護屋
- 17 ゲート電極
- 18 ソース電衝
- 19 ドレイン電極
- 20 二次元曜千尺
- 21 ホール
- 31 ・ 種C o N品質問
- 32 n型AIN層
- サファイア基板 4 1
- · 型G a N電子走行是 42 43
- ·型Al...Ga...N色
- n型Al,,,Ga...N驾子供钻座 45 1型A 1..., Ga..., N保護居
- 48 SIN類
- 47 ゲート賞飯
- 4.8 ソース電極
- 4.9 ドレイン発径
- 50 二次元章子麿

待闘2002-359256


(z)

[図1]


本発明の重理的構成の設明器




[四4]




[22]








[图5]



梅蘭2602-359256







[図7]

